CXMT, 11.95nm G5 플랫폼 양산 공식화

CXMT 공식 사이트 발표에 따르면 G5 플랫폼은 11.95nm 공정에 웨이퍼당 다이 산출이 전 단계보다 50% 늘었고 단일 칩 용량은 24Gb에 이른다. 회사는 이 플랫폼이 DDR5·LPDDR5 계열 메모리 양산의 기반이 된다고 전했다. 공식 그래픽에는 45:1 종횡비, 6762nm 깊이 등 공정 수치가 명기됐다.

화웨이, 2027년 상반기 AI칩 2종 출시 계획 발표

화웨이가 HUAWEI CONNECT 2026 기조연설에서 왕타오 회장을 통해 내년 1분기와 상반기 출시할 AI칩 2종 계획을 밝혔다. 애널리스트 루이마는 이번 공개가 기존 로드맵의 1만5488칩 구성 대신 4096칩 구성인 Atlas 960 중심이라 점진적 배치 시나리오 가능성을 지적했다. 실제 공급 규모와 일정 이행 여부는 아직 확인되지 않았다.

출처: 조사 출처

SMIC·NAURA의 성과는 단계가 서로 다르다

업계 분석 자료에 따르면 SMIC의 선진공정 수율은 TSMC 대비 일부 수준에 머물며 EUV 3대 병목이 남아 있다. 광원 출력은 100~150W로 필요 수준 250~600W에 못 미치고 미러 반사율도 65%로 70%에 미달한다. NAURA의 3D DRAM 에칭 성과는 실험실 실증 단계이며 이를 EUV 우회로 묘사한 일부 보도는 과장이 섞였다.

정부 규획과 관영매체가 산업망 전체 강조

중국 정부 발표문에 따르면 반도체 산업망 전반의 자립을 규획 목표로 명시하고 설계·제조·장비·소재 부문의 진전을 병행 강조했다. 관영매체는 최근 발표들을 특정 분야가 아닌 전체 산업망의 진전으로 프레이밍했다. 다만 이 범위 표현에는 관영매체와 중국 분석가의 해석이 일부 반영됐고 첨단 제조 후진성은 여전히 남아 있다.

출시 일정 검증이 다음 관문

CXMT의 G5 양산은 공식 그래픽과 제품 스펙으로 확인되는 확정 사실이다. 반면 화웨이 신규 칩은 출시 계획 선언 단계로 공급 실적 검증은 내년 이후에 이뤄진다. 전체 산업망 진전 주장은 확정 성과와 로드맵·실험실 단계가 뒤섞인 상태라 결론적으로 대체로 사실로 판단된다.