광고
광고

SKIDIA's PaperBoy

HI WIRE · 2026-09-23 22:17

2 नैनोमीटर चिप निर्माण: एक परमाणु के स्तर पर अर्धचालक उद्योग की परंपरागत निर्माण पद्धति में बदलाव की चर्चा

ज़्यादातर सही

2 नैनोमीटर चिप निर्माण: एक परमाणु के स्तर पर अर्धचालक उद्योग की परंपरागत निर्माण पद्धति में बदलाव की चर्चा
Image source: 조사 출처

अर्धचालक उद्योग 2 नैनोमीटर (2nm) प्रक्रिया की ओर बढ़ते हुए उस बिंदु पर पहुँच रहा है जहाँ ट्रांजिस्टर के आकार को कुछ परमाणुओं की चौड़ाई तक सीमित कर दिया गया है। इस सूक्ष्म स्तर पर अब तक चली आ रही निर्माण सूत्रधार पद्धतियों को फिर से आकार देने की बात कही जा रही है, हालाँकि यह 'सूत्र में परिवर्तन' और यील्ड (उत्पादन दर) संबंधी आगामी चर्चाएँ अभी तय तथ्य नहीं बल्कि विश्लेषण और अनुमान के दायरे में हैं, और कुछ आँकड़े एक ही स्रोत पर आधारित हैं।

원문 주장 (KR)
원자 하나에 깨진 2나노, 반도체가 쌓아온 제조 공식 뒤흔들다

परमाणु स्तर की चुनौती

2nm प्रक्रिया में निर्माण की जटिलता अब एक परमाणु की चौड़ाई के स्तर तक पहुँच गई है। इस स्तर पर छोटे-छोटे निर्माण दोष भी चिप की कार्यक्षमता को गंभीर रूप से प्रभावित कर सकते हैं। इसी कारण अर्धचालक क्षेत्र में माना जा रहा है कि अब तक की जानी-मानी निर्माण पद्धतियों को बुनियादी रूप से बदलने की ज़रूरत पड़ सकती है।

ASML की EUV तकनीक केंद्र में

इस परिवर्तन के केंद्र में ASML की अत्यधिक पराबैंगनी लिथोग्राफी (EUV) तकनीक है। ASML के NXE:3400 मशीन के भीतर के चित्रों से स्पष्ट है कि वेफर स्टेज एक्सपोज़र के दौरान अत्यंत सूक्ष्म स्तर पर काम करता है। यह उपकरण अगली पीढ़ी की प्रक्रियाओं के लिए आधारभूत तकनीक माना जा रहा है।

यील्ड अनुमान को लेकर सावधानी

हालाँकि, 2nm युग में 'निर्माण सूत्र में परिवर्तन' की बात और यील्ड (उत्पादन दर) के संबंध में व्यक्त किए गए पूर्वानुमान अभी पक्के तथ्य के रूप में स्थापित नहीं हैं; ये उद्योग की ओर से व्यक्त किए गए निदान और भविष्य के अनुमान हैं। इसके अलावा, इस मसले से जुड़े कुछ आँकड़े एकमात्र स्रोत पर निर्भर हैं, इसलिए इन्हें सावधानी के साथ देखा जाना चाहिए। Samsung Electronics, SK hynix और अन्य खिलाड़ियों की ओर से 2nm प्रक्रिया के व्यावसायीकरण में किस सीमा तक यह 'सूत्र परिवर्तन' प्रतिबिंबित होगा, यह अभी स्पष्ट नहीं है।

कुल मिलाकर, दावे का मूल आधार — 2nm में निर्माण का परमाणु स्तर तक पहुँचना और परंपरागत पद्धतियों पर इसका दबाव — उपलब्ध स्रोतों के अनुरूप है, जबकि सूत्र परिवर्तन और यील्ड संबंधी विवरण अनुमान पर आधारित हैं; समग्र रूप से यह दावा ज़्यादातर सही है।

Sources — primary documents (12)
  1. https://www.g-enews.com/article/Global-Biz/2026/09/202609121048224808fbbec65dfb_1
  2. https://semiengineering.com/redefining-processes-at-sub-2nm/
  3. https://www.tsmc.com/english/dedicatedFoundry/technology/logic
  4. https://web.archive.org/web/20260102131205/https://www.tsmc.com/english/dedicatedFoundry/technology/logic
  5. https://semiconductor.samsung.com/foundry/process-technology/logic-node/
  6. https://semiengineering.com/the-sub-2nm-paradox/
  7. https://pr.tsmc.com/english/news-archives
  8. https://news.samsung.com/global/
  9. https://lite.duckduckgo.com
  10. https://media.asml.com/asmlnetherlaaea-asmlcom-prd-5369/media/project/asmlcom/asmlcom/asml/images/technology/43677-inside-nxe3400.jpg?h=1080&iar=0&w=1920
  11. https://media.asml.com/asmlnetherlaaea-asmlcom-prd-5369/media/project/asmlcom/asmlcom/asml/images/technology/43681-inside-nxe3400-waferstage-during-exposure.jpg?h=1080&iar=0&w=1920
  12. https://semiengineering.com/wp-content/uploads/2026/09/Screenshot-2026-09-09-at-3.23.50-PM.png

KR: /news/20260920-1a8fa3 · 판정: 대체로 사실